🔐 Sid Gifari File Manager Pro
v8.0.5 | 2026-06-14 12:23:39 | PHP 8.1.34
📂
/ (Root)
/
usr
/
share
/
locale
/
es
/
LC_MESSAGES
📍 /usr/share/locale/es/LC_MESSAGES
🔄 Refresh
✏️
Editing: opcodes.mo
Read Only
�� s � � L L K h 4 � � � 3 � u � � Q! � �! 8 �" = �" 7 # t G# F �# k $ } o$ K �$ w 9% � �% � B& [ �& � (' [ �' � ( � �( � 1) � �) ( P* ( y* ( �* / �* 1 �* B -+ % p+ % �+ 1 �+ . �+ ? , < ], ? �, C �, ( - ( G- 2 p- E �- 1 �- 9 . 1 U. ? �. ( �. �. ) / . // ^/ k/ " {/ % �/ / �/ . �/ $ #0 H0 f0 r0 �0 �0 �0 �0 �0 �0 1 1 51 P1 c1 y1 �1 ( �1 �1 �1 2 !2 B2 a2 |2 �2 �2 �2 �2 = 3 & ?3 f3 u3 $ �3 " �3 * �3 4 4 3 <4 p4 �4 D �4 C �4 + 5 & C5 % j5 ) �5 % �5 ! �5 ! 6 $ $6 I6 : e6 1 �6 9 �6 6 7 C7 8 Z7 �7 " �7 �7 �7 �7 8 "8 88 N8 ! f8 �8 ' �8 ' �8 �8 7 9 B C9 �9 " �9 # �9 �9 : : 4: ! N: 5 p: & �: ' �: / �: ) %; / O; ; b �; . < /< G< c< ~< �< ) �< % �< # �< % = + @= + l= 1 �= 1 �= % �= + "> 1 N> 1 �> �> ! �> % �> ? < *? g? # �? 2 �? " �? * @ + +@ W@ x@ �@ / �@ �@ �@ A .A OA hA + }A �A �A �A % �A $ B EB 0 `B 0 �B # �B * �B % C 7 7C ! oC ! �C 5 �C " �C + D 8D YD zD �D + �D 2 �D 2 E ) ME wE �E ) �E ! �E ' �E ' F ' @F hF �F �F �F �F �F �F G 5G SG qG �G " �G �G " �G �G H ,H DH aH ! ~H �H �H �H �H I !I <I MI dI % �I �I �I �I 2 �I 0 J + @J . lJ 1 �J �J �J % �J "K 8K ( NK % wK & �K �K & �K L $L 9L ) PL % zL �L �L �L & �L M 'M ;M & OM vM �M �M ! �M �M ; �M N 3N $ >N % cN + �N / �N + �N O *O & IO pO 2 �O 2 �O 2 �O 4 P , RP P ) �P �P �P ( �P Q 9Q ! UQ wQ �Q �Q �Q �Q �Q R R 3R GR [R oR ( �R % �R �R �R �R ! S + 7S ' cS �S �S �S �S �S T % (T NT eT 5 }T �T - �T ; U / =U mU wU �U �U �U �U �U �U V !V :V # YV " }V " �V �V �V �V W 0W & HW oW �W �W � �W IY Q KY P �Y 9 �Y � (Z A �Z � >[ � �[ � h\ 8 6] I o] 9 �] � �] F t^ w �^ � 3_ N �_ s ` � �` � *a m �a � <b a �b � Bc � �c � �d � .e 6 �e 6 f 6 Tf 5 �f : �f L �f 1 Ig 1 {g 1 �g . �g ? h = Nh C �h O �h ( i ( Ii ; ri O �i ; �i : :j 1 uj J �j ( �j " k - >k 0 lk �k �k $ �k ' �k 6 l 5 Dl - zl & �l �l �l �l m # m # Am em # sm �m ' �m # �m �m n n " 4n = Wn �n �n 0 �n ! �n , o ! Mo oo ( �o ' �o �o " �o T !p 3 vp �p # �p ' �p " q . (q Wq $ jq = �q �q �q ] �q e Jr , �r ' �r - s 1 3s - es ) �s ) �s , �s t ? 5t 7 ut ? �t = �t ! +u F Mu % �u 6 �u �u v #v ?v [v wv �v * �v # �v : w : =w xw 9 �w U �w # &x $ Jx % ox $ �x �x �x % �x 0 y D Jy 7 �y . �y > �y * 5z B `z % �z w �z 5 A{ w{ �{ �{ �{ �{ 1 | + 4| 1 `| - �| + �| . �| 5 } 5 Q} ) �} 0 �} 8 �} 8 ~ * T~ & ~ 2 �~ �~ D �~ 7 U 2 u % � , � + � " '� + J� v� E �� " �� � . 9� % h� ' �� L �� . � $ 2� ! W� * y� ) �� & ; �� < 1� / n� 8 �� 1 ׃ < � ) F� + p� B �� . ߄ / � ( >� ( g� ( �� ' �� 7 � > � > X� . �� Ɔ � * � � & ?� & f� & �� �� χ � " � $� $ ?� & d� & �� & �� & و � � - 2� `� + p� ' �� ' ĉ � � % $� ( J� s� �� ' �� ! Ȋ � � &� 9� U� % t� �� �� ̋ @ � 6 %� 1 \� 4 �� 8 Ì " �� � + 1� ]� y� / �� - ō . � "� + ?� k� �� �� 8 �� * �� � @� V� ) k� �� �� ˏ " � � � #� + >� j� ? {� " �� ސ + � . � 9 G� = �� 9 �� �� " � : 9� t� 6 �� 6 �� 6 �� 6 -� 0 d� �� 2 �� � , �� 1 "� ! T� v� & �� " �� ߔ �� � /� K� g� �� �� �� ȕ � . �� 1 '� Y� # p� �� $ �� 8 і + � ! 6� # X� |� �� �� ɗ * � � +� @ C� % �� D �� [ � 7 K� �� �� �� �� ̙ � + �� (� ' =� e� $ �� ' �� & њ & �� $ � D� d� �� �� / �� % � � &� � � a � ; Y _ � � � r � R ] $ � X Q � 8 1 � c Z 4 r s V P 6 i | � B B D E � � � ^ W * ] � " f � * � ) � � \ � X D � � J � � % l � � � � T � # F � g K < [ n k � P � � � � Z b � � > I 3 ) / , j } � L � ' 1 H . g Q � � N � - 5 b � : � � R � @ 2 � � G � - � � < � e t � M ` � � � � ( � h ; � ' � � q ~ { \ = � 6 � � � 2 � d � ` E � � � ? + � � � � k � � l J 0 o H U & . ! � u = � � � � ( 9 � � A 7 7 8 S � C : W % p # � p a � f � n � 4 � T � � � _ / d � U O � m � � � � A � � I w S � F � L � K m N � x � � e � [ � V � h o 9 " Y $ c 0 M G � + � ^ s � � , � q � j � O � 5 ? � 3 � � � � � � i > & � � z y � ! � v @ C For the options above, The following values are supported for "ARCH": For the options above, the following values are supported for "ABI": aliases Do print instruction aliases. cp0-names=ARCH Print CP0 register names according to specified architecture. Default: based on binary being disassembled. debug_dump Temp switch for debug trace. fpr-names=ABI Print FPR names according to specified ABI. Default: numeric. gpr-names=ABI Print GPR names according to specified ABI. Default: based on binary being disassembled. hwr-names=ARCH Print HWR names according to specified architecture. Default: based on binary being disassembled. msa Recognize MSA instructions. no-aliases Use canonical instruction forms. no-aliases Don't print instruction aliases. no-aliases Disassemble only into canonical instructions, rather than into pseudoinstructions. numeric Print numeric register names, rather than ABI names. reg-names=ABI Print GPR and FPR names according to specified ABI. reg-names=ARCH Print CP0 register and HWR names according to specified architecture. virt Recognize the virtualization ASE instructions. xpa Recognize the eXtended Physical Address (XPA) ASE instructions. The following AARCH64 specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following ARC specific disassembler options are supported for use with -M switch (multiple options should be separated by commas): The following ARM specific disassembler options are supported for use with the -M switch: The following MIPS specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following PPC specific disassembler options are supported for use with the -M switch: The following RISC-V-specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following S/390 specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following i386/x86-64 specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): Warning: disassembly may be wrong due to guessed opcode class choice. Use -M<class[,class]> to select the correct opcode class(es). addr16 Assume 16bit address size addr32 Assume 32bit address size addr64 Assume 64bit address size amd64 Display instruction in AMD64 ISA att Display instruction in AT&T syntax att-mnemonic Display instruction in AT&T mnemonic data16 Assume 16bit data size data32 Assume 32bit data size dpfp Recognize FPX DP instructions. dsp Recognize DSP instructions. fpud Recognize double precision FPU instructions. fpuda Recognize double assist FPU instructions. fpus Recognize single precision FPU instructions. hex Use only hexadecimal number to print immediates. i386 Disassemble in 32bit mode i8086 Disassemble in 16bit mode intel Display instruction in Intel syntax intel-mnemonic Display instruction in Intel mnemonic intel64 Display instruction in Intel64 ISA quarkse_em Recognize FPU QuarkSE-EM instructions. spfp Recognize FPX SP instructions. suffix Always display instruction suffix in AT&T syntax x86-64 Disassemble in 64bit mode # <dis error: %08lx> # internal error, undefined modifier (%c) # internal error, undefined operand in `%s %s' $<undefined> %02x *unknown* %d unused bits in i386_cpu_flags. %d unused bits in i386_operand_type. %dsp16() takes a symbolic address, not a number %dsp8() takes a symbolic address, not a number %s: %d: Missing `)' in bitfield: %s %s: %d: Unknown bitfield: %s %s: Error: %s: Warning: 'LSL' operator not allowed 'ROR' operator not allowed (DP) offset out of range. (SP) offset out of range. (unknown) *unknown operands type: %d* *unknown* 21-bit offset out of range 64-bit address is disabled <function code %d> <illegal instruction> <illegal precision> <internal disassembler error> <internal error in opcode table: %s %s> <unknown register %d> ABORT: unknown operand Address 0x%s is out of bounds. Assume all insns are Thumb insns Attempt to find bit index of 0 Bad case %d (%s) in %s:%d Bad immediate expression Bad register in postincrement Bad register in preincrement Bad register name Biiiig Trouble in parse_imm16! Bit number for indexing general register is out of range 0-15 Byte address required. - must be even. CpuMax != %d! Disassemble "register" names Disassemble in ESA architecture mode Disassemble in z/Architecture mode Don't know how to specify # dependency %s Don't understand 0x%x Error: read from memory failed Examine preceding label to determine an insn's type GPR odd is illegal Hmmmm 0x%x IC note %d for opcode %s (IC:%s) conflicts with resource %s note %d IC note %d in opcode %s (IC:%s) conflicts with resource %s note %d IC:%s [%s] has no terminals or sub-classes IC:%s has no terminals or sub-classes Immediate is out of range -128 to 127 Immediate is out of range -32768 to 32767 Immediate is out of range -512 to 511 Immediate is out of range -7 to 8 Immediate is out of range -8 to 7 Immediate is out of range 0 to 65535 Internal disassembler error Internal error: bad sparc-opcode.h: "%s", %#.8lx, %#.8lx Internal error: bad sparc-opcode.h: "%s" == "%s" Internal error: bad sparc-opcode.h: "%s", %#.8lx, %#.8lx Internal: Non-debugged code (test-case missing): %s:%d Invalid size specifier LP_COUNT register cannot be used as destination register Label conflicts with `Rx' Label conflicts with register name Missing '#' prefix Missing '.' prefix Missing 'pag:' prefix Missing 'pof:' prefix Missing 'seg:' prefix Missing 'sof:' prefix Name well-known globals No relocation for small immediate Not a pc-relative address. Only $sp or $15 allowed for this opcode Only $tp or $13 allowed for this opcode Operand is not a symbol Operand out of range. Must be between -32768 and 32767. Print unknown instructions according to length from first two bits Register list is not valid Register must be between r0 and r7 Register must be between r8 and r15 Register number is not valid SR/SelID is out of range SelID is out of range Select raw register names Select register names used by GCC Select register names used in ARM's ISA documentation Select register names used in the APCS Select register names used in the ATPCS Select special register names used in the ATPCS Small operand was not an immediate number Special purpose register number is out of range Syntax error: No trailing ')' The following WebAssembly-specific disassembler options are supported for use with the -M switch: The percent-operator's operand is not a symbol UIMM = 00000 is illegal UIMM values >15 are illegal UIMM values >7 are illegal Unknown bitfield: %s Unknown error %d Unrecognised disassembler CPU option: %s Unrecognised disassembler option: %s Unrecognised register name set: %s Unrecognized disassembler option: %s Unrecognized field %d while building insn. Unrecognized field %d while decoding insn. Unrecognized field %d while getting int operand. Unrecognized field %d while getting vma operand. Unrecognized field %d while parsing. Unrecognized field %d while printing insn. Unrecognized field %d while setting int operand. Unrecognized field %d while setting vma operand. Value is not aligned enough Value of A operand must be 0 or 1 W keyword invalid in FR operand slot. W register expected Warning: disassembly unreliable - not enough bytes available Warning: illegal as 2-op instr Warning: illegal as emulation instr Warning: reserved use of A/L and B/W bits detected Warning: rsrc %s (%s) has no chks Warning: rsrc %s (%s) has no chks or regs Warning: unrecognised CALLA addressing mode accepted values are from -1 to 6 address register in load range address writeback expected attempt to set y bit when using + or - modifier bad instruction `%.50s' bad instruction `%.50s...' bit,base is out of range bit,base out of range for symbol branch operand unaligned branch to odd offset branch value not in range and to odd offset branch value out of range byte relocation unsupported can't cope with insert %d can't create i386-init.h, errno = %s can't create i386-tbl.h, errno = %s can't find %s for reading can't find i386-opc.tbl for reading, errno = %s can't find i386-reg.tbl for reading, errno = %s can't find ia64-ic.tbl for reading cannot use odd number destination register cannot use odd number source register cgen_parse_address returned a symbol. Literal required. class %s is defined but not used displacement value is not aligned displacement value is not in range and is not aligned displacement value is out of range don't know how to specify %% dependency %s dsp:16 immediate is out of range dsp:20 immediate is out of range dsp:24 immediate is out of range dsp:8 immediate is out of range expecting got relative address: got(symbol) expecting got relative address: gotoffhi16(symbol) expecting got relative address: gotofflo16(symbol) expecting gp relative address: gp(symbol) extend operator expected extraneous register first register of the range should be r13 floating-point immediate expected floating-point value must be 0.0 or 1.0 floating-point value must be 0.5 or 1.0 floating-point value must be 0.5 or 2.0 illegal L operand value illegal bitmask illegal immediate value illegal use of parentheses imm10 is out of range imm:6 immediate is out of range immediate is out of range 0-7 immediate is out of range 1-2 immediate is out of range 1-8 immediate is out of range 2-9 immediate offset immediate out of range immediate too big for element size immediate value immediate value cannot be register immediate value is out of range immediate value out of range immediate zero expected incompatible L operand value index register in load range index register xzr is not allowed invalid %function() here invalid Ddd value invalid address type for operand invalid addressing mode invalid arithmetic immediate invalid conditional option invalid constant invalid counter access invalid extend/shift operator invalid immediate, must be 1, 2, or 4 invalid mask field invalid mfcr mask invalid offset invalid operand. type may have values 0,1,2 only. invalid position, should be 0, 16, 32, 48 or 64. invalid position, should be 0, 8, 16, or 24 invalid position, should be 16, 32, 64 or 128. invalid position, should be one of: 0,4,8,...124. invalid post-increment amount invalid register invalid register for stack adjustment invalid register list invalid register name invalid register number, should be blink invalid register number, should be fp invalid register number, should be pcl invalid register offset invalid register operand when updating invalid replicated MOV immediate invalid shift amount invalid shift operator invalid size value must be on range 1-64. invalid size, should be 1, 2, 4, or 8 invalid size, value must be invalid sprg number invalid tbr number invalid value for CMEM ld/st immediate invalid value for immediate jump hint unaligned junk at end of line last register of the range doesn't fit missing `)' missing `]' missing extend operator missing mnemonic in syntax string missing register most recent format '%s' appears more restrictive than '%s' multiple note %s not handled multiplier negative immediate value not allowed negative or unaligned offset expected no insns mapped directly to terminal IC %s no insns mapped directly to terminal IC %s [%s] no shift amount allowed for 8-bit constants not a valid r0l/r0h pair offset(IP) is not a valid form opcode %s has no class (ops %d %d %d) operand is not zero operand out of range (%ld not between %ld and %ld) operand out of range (%ld not between %ld and %lu) operand out of range (%lu not between %lu and %lu) operand out of range (0x%lx not between 0 and 0x%lx) operand out of range (not between 1 and 255) overlapping field %s->%s overwriting note %d with note %d (IC:%s) p0-p7 expected parse_addr16: invalid opindex. percent-operator operand is not a symbol position value is out of range reg pair must be contiguous reg pair must start from even reg register R30 is a limm indicator register element index register must be BLINK register must be GP register must be ILINK1 register must be ILINK2 register must be PCL register must be R0 register must be R1 register must be R2 register must be R3 register must be SP register must be either r0-r3 or r12-r15 register name used as immediate value register number register number must be even register out of range register source in immediate move register unavailable for short instructions rotate expected to be 0, 90, 180 or 270 rotate expected to be 90 or 270 rsrc %s (%s) has no regs shift amount shift amount must be 0 or 12 shift amount must be 0 or 16 shift amount must be 0 or 8 shift amount must be a multiple of 16 shift is not permitted shift operator expected source and target register operands must be different stack pointer register expected syntax error (expected char `%c', found `%c') syntax error (expected char `%c', found end of instruction) unable to change directory to "%s", errno = %s undefined unexpected address writeback unknown unknown 0x%02lx unknown 0x%04lx unknown constraint `%c' unknown operand shift: %x unknown reg: %d unrecognized form of instruction unrecognized instruction value must be a multiple of 16 value must be in the range 0 to 240 value must be in the range 0 to 28 value must be in the range 0 to 31 value must be in the range 1 to value must be power of 2 value out of range 1 - 256 vector5 is out of range vector8 is out of range warning: ignoring unknown -M%s option width value is out of range z0-z15 expected z0-z7 expected Project-Id-Version: opcodes 2.30.0 Report-Msgid-Bugs-To: bug-binutils@gnu.org PO-Revision-Date: 2018-04-01 17:33+0200 Last-Translator: Francisco Javier Serrador <fserrador@gmail.com> Language-Team: Spanish <es@tp.org.es> Language: es MIME-Version: 1.0 Content-Type: text/plain; charset=UTF-8 Content-Transfer-Encoding: 8bit X-Bugs: Report translation errors to the Language-Team address. X-Generator: Poedit 2.0.4 Para las opciones anteriores, se admiten los siguientes valores de "ARCH": Para las opciones anteriores, se admiten los siguientes valores de "ABI": aliases No escribir alias de instrucción. cp0-names=ARCH Muestra los nombres de registro CP0 de acuerdo a la arquitectura especificada. Por defecto: basado en el binario a desensamblar. debug_dump intercambio temporal para trazo depurador. fpr-names=ABI Escribe los nombres FPR de acuerdo a la ABI especificada. Por defecto: numérico. gpr-names=ABI Escribe nombres GPR de acuerdo a la ABI especificada. Por defecto: basado en el binario a desensamblar. hwr-namess=ARCH Escribe los nombres HWR de acuerdo a las arquitectura especificada. Por defecto: basado en binario siendo desensamblada. msa Reconoce instrucciones MSA. no-aliases Utilizar formatos de instrucción canónico. no-aliases No escribir instrucciones aliases. no-aliases Desensamblar solo dentro de instrucciones canónicas, mejor que dentro de pseudoinstrucciones. numérico Escribe registro numérico, mejor que nombres ABI. reg-names=ABI Escribe los nombres GPR y FPR de acuerdo a la ABI especificada. reg-names=ARCH Escribe el registro CP0 y los nombres HWR de acuerdo a la arquitectura especificada. virt Reconoce la virtualización de instrucciones ASE. xpa Reconoce instrucciones ASE eXtended Physical Address (XPA). Las siguientes opciones de desensamblador específicas de AARCH64 se admiten para usarse con el interruptor -M (las opciones múltiples se deben separar con comas): Se admiten las siguientes opciones de desensamblador específicas de S/390 para usarse con el interruptor -M (las opciones múltiples deben separarse con comas): Se admiten las siguientes opciones de desensamblador específicas de ARM para usarse con el interruptor -M: Se admiten las siguientes opciones de desensamblador específicas de MIPS para usarse con el interruptor -M (las opciones múltiples se deben separar con comas): Se admiten las siguientes opciones de desensamblador específicas de PPC con el interruptor -M: Se admiten las siguientes opciones especificas del desensamblador RISC-V para emplearse con el interruptor -M (opciones múltiples deberían ser separadas con comas): Se admiten las siguientes opciones de desensamblador específicas de S/390 para usarse con el interruptor -M (las opciones múltiples deben separarse con comas): Se admiten las siguientes opciones de desensamblador específicas de i386/x86-64 con el interruptor -M (las opciones múltiples se deben separar con comas): Aviso: desensemblado quizá está equivocado debido a clase de opcode adivinadas elegidas. Utilice .M<class[,class]> para seleccionar la clase correcta de código de operación. addr16 Asume un tamaño de dirección de 16bit addr32 Asume un tamaño de dirección de 32bit addr64 Asume un tamaño de dirección de 64bit amd64 Enseña las instrucciones en AMD64 ISA att Enseña las instrucciones con sintaxis AT&T att-mnemonic Enseña las instrucciones con mnemónicos AT&T data16 Asume un tamaño de datos de 16bit data32 Asume un tamaño de datos de 32bit dpfp Reconoce instrucciones FPX DP. dsp Reconoce instrucciones DSP. fpud Reconoce instrucciones precisión doble FPU. fpuda Reconoce instrucciones FPU doble asistida. fpus Reconoce instrucciones de precisión simple FPU. hex Solo emplear número hexadecimal para escrituras inmediatas. i386 Desensambla en modo 32bit i8086 Desensambla en modo 16bit intel Enseña las instrucciones con sintaxis Intel intel-mnemonic Enseña las instrucciones con mnemónicos Intel intel64 Enseña instrucción dentro de ISA Intel64 quarkse_em Reconocer instrucciones FPU QuarkSE-EM. spfp Reconoce instrucciones FPX SP. suffix Siempre muestra el sufijo de instrucción con sintaxis AT&T x86-64 Desensambla en modo 64bit # <error de desensamblador: %08lx> # error interno, modificador (%c) sin definir # error interno, operando indiefinido en `%s %s' $<sin definir> %02x *desconocido* %d bits sin usar en i386_cpu_flags. %d bits sin usar en i386_operand_type. %dsp16() toma una dirección simbólica, no un número %dsp8() toma una dirección simbólica, no un número %s: %d: Falta un `)' en el campo de bits: %s %s: %d: Campo de bits desconocido: %s %s: Error: %s: Aviso: operador 'LSL' no admitido operador 'ROR' no admitido desplazamiento (DP) fuera de rango. desplazamiento (SP) fuera de rango. (desconocido) *tipo de operandos desconocido: %d* *desconocida* desplazamiento de 21-bit fuera de rango dirección 64-bit está desactivada <código de función %d> <instrucción ilegal> <precisión ilegal> <error interno del desensamblador> <error interno en la tabla de códigos de operación: %s %s> <registro %d desconocido> ABORTAR: operando desconocido La dirección 0x%s está fuera de los límites. Asume todos instns son Thum insns Se intentó encontrar un índice de bit de 0 Case %d equivocado (%s) en %s:%d Expresión inmediata equivocada Registro equivocado en el postincremento Registro equivocado en el preincremento Nombre de registro equivocado ¡Graaaan Problema en parse_imm16! El número de bit para el registro general de indización está fuera del rango 0-15 Se requiere una dirección de byte. - debe ser par. CpuMax != %d! Desensambla "registro" como nombres Desensambla en modo de arquitectura ESA Desensambla en modo z/Architecture No sabe cómo especificar la dependencia # %s No entiende 0x%x Error: lectura desde memoria fallada Examina etiquetas precedentes para determinar un tipo de insn GPR impar es ilegal Hmmmm 0x%x IC como nota %d para el código de operación %s (IC:%s) en conflicto con recurso %s nota %d IC como nota de %d en el código de operación %s (IC:%s) tiene conflictos con el recurso %s nota %d IC:%s [%s] no tiene terminales o sub-clases IC:%s no tiene terminales o sub-clases El inmediato está fuera del rango -128 a 127 El inmediato está fuera del rango -32768 a 32767 El inmediato está fuera del rango -512 a 511 El inmediato está fuera del rango -7 a 8 El inmediato está fuera del rango -8 a 7 El inmediato está fuera del rango 0 a 65535 Error interno del desensamblador Error interno: sparc-opcode.h equivocado: "%s", %#.8lx, %#.8lx Error interno: sparc-opcode.h equivocado: "%s" == "%s" Error interno: sparc-opcode.h equivocado: "%s", %#.8lx, %#.8lx Interno: Código sin depurar (falta el caso de prueba): %s:%d Invalida especificador de tamaño LP_COUNT del registro no puede ser empleado como registro destinatario La etiqueta tiene conflictos con `Rx' La etiqueta tiene conflictos con el nombre de registro Ausente '#' como prefijo Ausente '.' como prefijo Ausente 'pag:' como prefijo Ausente 'pof:' como prefijo Ausente 'seg:' como prefijo Ausente 'sof:' como prefijo Nombres globales bien conocidos No hay reubicaciones para inmediatos small No es una dirección relativa a pc. Sólo se permite $sp o $15 para este código de operación Sólo se permite $tp o $13 para este código de operación El operando no es un símbolo Operando fuera de rango. Debe estar entre -32768 y 32767. Escribe instrucciones desconocidas de acuerdo a longitud desde el primero de dos bits La lista de registros no es válida El registro debe estar entre r0 y r7 El registro debe estar entre r8 y r15 El número de registro no es válido SR/SelID está fuera de rango SelID está fuera de rango Seleccionar nombres de registro crudo Seleccione nombres de registro empleados por GCC Seleccione nombres de registro empleado en documentación ISA de ARM Seleccione nombres de registro empleados dentro de APCS Seleccione nombres de registro dentro de ATPCS Seleccione nombres de registro especiales empleado en el ATPCS Operando small no era un número inmediato El número de registro de propósito especial está fuera de rango Error sintáctico: No termina con ')' Las siguientes opciones de desensamblador específicas de WebAssembly son admitidas para usarse con el interruptor -M: El porcentaje operador del operando no es un símbolo UIMM = 00000 es ilegal UIMM valorados >15 son ilegales UIMM valorados >7 son ilegales Campo de bits desconocido: %s Error desconocido %d Opción CPU no reconocida del desensamblador: %s Irreconocida opción de desensamblador: %s Irreconocido registro del conjunto de nombre: %s Opción no reconocida del desensamblador: %s Irreconocido el campo %d al compilar insn. Irreconocido el campo %d al decodificar insn. Irreconocido el campo %d al obtener el operando int. Irreconocido el campo %d al obtener el operando vma. Irreconocido el campo %d al interpretar. Irreconocido el campo %d mientras escribe insn. Irreconocido el campo %d al establecer el operando int. Irreconocido el campo %d al establecer el operando vma. El valor no está suficientemente alineado El valor del operando A debe ser 0 o 1 W como palabra clave inválida en del operando FR. W como registro esperado Aviso: desensamblado no creíble - sin suficientes bytes disponibles Aviso: ilegal como instr 2-op Aviso: ilegal como inst emulada Aviso: uso reserevado de A/L y B/W bits detectados Aviso: el rsrc %s (%s) no tiene chks Aviso: el rsrc %s (%s) no tiene chks o regs Aviso: modo direccional CALLA no reconocido valores aceptados son entre -1 a 6 registro de dirección en el rango de carga dirección trasera esperada intento de establecer el bit y cuando utilice + ó - como modificador instrucción equivocada `%.50s' instrucción equivocada `%.50s...' bit,base está fuera de rango bit,base está fuera de rango para el símbolo operando de ramificación sin alinear ramificación a un desplazamiento impar el valor de ramificación no está en rango e indica un desplazamiento impar el valor de ramificación está fuera de rango no se admite la reubicación de byte no se puede lidiar con insert %d no se puede crear i386-init.h, errno = %s no se puede crear i386-tbl.h, errno = %s no se puede encontrar %s para lectura no se puede encontrar i386-opc.tbl para lectura, errno =%s no se puede encontrar i386-reg.tbl para lectura, errno = %s no se puede encontrar ia64-ic.tbl para lectura no puede utilizar número impar de registro destinatario no puede usar un número impar de registro origen cgen_parse_address devolvió un símbolo. Requerido literal. se define la clase %s pero no se utiliza el valor de desubicación no está alineado el valor de desubicación no está en el rango y no está alineado el valor de desubicación está fuera de rango no sabe cómo especificar la dependencia %% %s el inmediato dsp:16 está fuera de rango el inmediato dsp:20 está fuera de rango el inmediato dsp:24 está fuera de rango el inmediato dsp:8 está fuera de rango esperando obtuvo una dirección relativa: got(símbolo) esperando obtuvo una dirección relativa: gotoffhi16(símbolo) esperando obtuvo una dirección relativa: gotofflo16(símbolo) esperando dirección relativa gp: gp(símbolo) extiende operador esperado registro extraño primer registro del rango debería ser r13 esperaba coma flotante inmediata valor coma-flotante debe ser 0'0 o 1'0 valor coma flotante debe ser 0'5 o 1'0 valor coma flotante debe ser 0'5 o 2'0 valor de operando L ilegal máscara de bits ilegal valor inmediato ilegal %s utilización ilegal de paréntesis imm10 está fuera de rango imm:6 inmediato está fuera de rango el inmediato está fuera del rango 0-7 el inmediato está fuera del rango 1-2 el inmediato está fuera del rango 1-8 el inmediato está fuera del rango 2-9 desplazamiento inmediato inmediato fuera de rango inmediato muy grande para tamaño de elemento valor inmediato el valor inmediato no puede ser un registro el valor inmediato está fuera de rango el valor inmediato está fuera de rango esperado cero inmediaro incompartible valor operativo L registro índice en el rango de carga registro indexado xzr no está permitido invalida %funcion() aquí invalida valor Ddd invalida tipo direccional para operando invalida modo de direccionamiento invalida aritmética inmediata invalida opción condicional invalida constante invalida contador de acceso invalida operador extend/shift invalida inmediata, debe ser 1, 2 o 4 invalida campo de máscara invalida máscara mfcr invalida desplazamiento invalida operando. tipo quizá tiene valores 0,1,2 únicamente. posición no válida, debería ser 0, 16, 32, 48 o 64. posición no válida, debería ser 0, 8, 16, o 24 posición no válida, debería ser 16, 32, 64 o 128. posición no válida, debería ser una de: 0,4,8,...124. invalida cantidad post-incremental invalida registro invalida registro para el ajuste de la pila invalida lista de registros invalida nombre de registro invalida número registrado, debería ser blink invalida número de regostro, debería ser fp invalida número de registro, debería ser pcl invalida registro desplazado invalida operando de registro al actualizar invalida MOV replicado inmediato invalida cantidad shift invalida operador shift invalida valor del tamaño debe estar en el rango 1- 64. tamaño inválido, debería ser 1,2,3, o 8 invalida valor, valor debe ser invalida número sprg invalida número tbr valor inválido para CMEM ld/st inmediato invalida valor para inmediato omite pista sin alinear basura al final de la línea último registro del rango no cabe ausente `)' ausente `]' ausente operador extendido ausente mnemónico en la cadena sintáctica ausente registro el formato más reciente '%s' parece más restrictivo que '%s' no se maneja la nota múltiple %s multiplicador valor inmediato negativo no está permitido esperaba desplazamiento no aliniado o negativo no hay insns distribuída directamente al IC terminal %s no hay insns distribuída directamente al IC terminal %s [%s] ninguna cantidad shift permitida para constantes de 8-bit no es un par r0l/r0h válido offset(IP) no es una forma válida el código de operación %s no tiene clase (ops %d %d %d) operando no es cero operando fuera de rango (%ld no está entre %ld y %ld) operando fuera de rango (%ld no está entre %ld y %lu) operando fuera de rango (%lu no está entre %lu y %lu) operando fuera de rango (0x%lu no está entre 0 y %lx) operando fuera de rango (no está entre 1 y 255) traslapando campo %s→%s se sobreescribe la nota %d con la nota %d (IC:%s) se esperaba p0-p7 parse_addr16: índice de operador inválido. el operando operador-porcentaje no es un símbolo valor posicionado fuera del rango pareja reg deben ser continuos pareja reg deben iniciar desde reg par requieren R30 es un limm indicador índice de elemento registro el registro debe ser BLINK el registro debe ser GP el registro debe ser ILINK1 el registro debe ser ILINK2 el registro debe ser PCL el registro debe ser R0 el registro debe ser R1 el registro debe ser R2 el registro debe ser R3 el registro debe ser SP el registro debe estar o entre r8-r3 o r12-r15 nombre de registro utilizado como valor inmediato el número de registro el número de registro debe ser par registro fuera de rango origen de registro en move inmediato el registro no está disponible para instrucciones short rotación experada para ser 0, 90, 180, 270 rotación esperada a ser 90 o 270 el rsrc %s (%s) no tiene registros cantidad shift cantidad shift debe ser 0 o 12 cantidad shift debe ser 0 o 16 cantidad shift debe ser 0 u 8 cantidad shift debe ser un múltiplo de 16 shift no está inválido operador shift esperado origen y destino de operaciones de registro deben ser diferentes requerido registro de puntero de pila error sintáctico (se esperaba el carácter `%c', se encontró `%c') error sintáctico (se esperaba el carácter `%c', se encontró el final de la instrucción) no se puede modificar el directorio a "%s", errno = %s indefinido dirección trasera inesperada desconocida desconocido 0x%02lx desconocido 0x%04lx desconoce restricción `%c' operando de desplazamiento desconocido: %x reg desconocido: %d no se reconoce la forma de instrucción no se reconoce la instrucción el valor debe ser un múltiplo de 16 el valor debe estar en el rango 0 a 240 el valor debe estar en el rango 0 a 28 el valor debe estar en el rango 0 a 31 el valor debe estar en el rango 1 a el valor debe ser potencia de 2 valor fuera de rango 1 - 256 vector5 está fuera del rango vector8 está fuera del rango aviso: se descarta la opción -M%s desconocida valor de anchura está fuera de rango se esperaba z0-z15 se esperaba z0-z7
💾 Save Changes
❌ Cancel